一、FIFO

定义

(资料图片仅供参考)

FIFO(First in First out)为先进先出队列，具有存储功能，可用于不同时钟域间传输数据以及不同的数据宽度进行数据匹配。如其名称，数据传输为单向，从一侧进入，再从另一侧出来，出来的顺序和进入的顺序相同。

实现方式

FIFO可由多种不同的实现方式，可以用块状RAM，分布式RAM来实现，也可直接使用IP核，当数据较小时，建议使用分布式RAM实现，数据较大时，用块状RAM实现。

实现原理  

FIFO组成包含存储单元，写时钟，读时钟，满标志，空标志，读写控制信号，当读时钟和写时钟都是同一个时钟时，则为同步FIFO，否则为异步FIFO。

a.首先，在复位操作后，在写时钟控制下，如果状态非满状态，数据可写入到FIFO中。每写一次数据，写指针加一，写满后将不允许再写入；

b.当FIFO中数据非空时，在读时钟的控制下，数据可从FIFO中读出。每读一次数据，读时钟加一，位于下一个读取的位置，在空状态下，将不能继续读数据；

无论是同步FIFO还是异步FIFO，都是以双口RAM为基础来实现。

二、代码实现

代码为书籍《FPGA应用技术及实践》中 FIFO设计中的代码，相比原代码中，对read/write为00时，对count的值变化进行了修改，修改为count<=count更合理，设计为实现4X16的同步FIFO

测试代码 

对于read和write信号，尽量避免在时钟上升沿时进行状态变化，如此处write翻转在201ns，read翻转在#252，即避免了和时钟的上升沿同步，也避免了和write翻转的同步

三、仿真结果

复位阶段

在起始的50ns内，复位信号rst（红色标注）为1时，进行复位操作，如黄色定位线所示，输出data_out为0，empty和full标志为0；

写入阶段

在时开始写入，时间点不是110ns而是多了是由于modelsim默认的开始时刻是开始；因为count原先一直处于初始化状态2'b00，在此时因为写入进行了empty的逻辑判断，因为empty为0；

在clk信号中1、2、3、4上升沿位置，即为写入4个值：6666，7777，8888，9999，写完后刚好写满，因此full标志位在处变为1，表示已写满无法再写入。

 读取阶段

在时，read/write的值为1/0开始从FIFO中进行数据读取，在clk信号的1，2，3，4读取了4个数值，根据data_out可知为6666，7777，8888，9999。读出顺序与写入顺序一致，即先入先出。

 同时读写或不读不写

在450ns时，read/write都为1，读写同时进行，并且empty为1，可知不进行读操作，count的逻辑。但因full为0，可以进行写入，此时进行写入，在4个clk周期写满，因此在时full标志位为1

在530ns和550ns时，read/write都为0，此时不读也不写入，因此输出状态不变，一直为9999，

四、参考资料

书籍《FPGA应用技术及实践》中 FIFO设计章节

关键词：